AI芯片先进封装逼近掩模极限

【事件概要】

AI芯片为满足大模型算力与带宽需求，普遍采用Chiplet架构与HBM堆叠，导致单一封装内需集成更多计算芯片、存储单元及高速互连结构，封装尺寸持续扩大。当前主流方案如台积电CoWoS-L与英特尔EMIB均在2.5D封装路径上推进，但面临掩模尺寸物理极限的共同挑战。

【关键信息】

台积电CoWoS-L通过局部硅互连（LSI）与重布线层（RDL）组合，在关键区域实现高密度互连，同时支持更大中介层尺寸扩展；其首款3.5倍掩模尺寸方案已于2024年量产，5.5倍方案已完成认证并计划2026年量产。TrendForce指出，CoWoS-L凭借技术成熟度和良率优势，预计到2028年仍为AI芯片主流先进封装方案。英特尔EMIB则采用嵌入式硅桥方式，在芯片间局部建立高密度连接，不依赖整片硅中介层，强调灵活性与成本权衡。NVIDIA、AMD、Meta已采用CoWoS-L，微软和AWS预计2027年导入。

【对出海企业的影响】

AI芯片封装技术路线选择直接影响出海企业的硬件供应链稳定性与产品迭代节奏。依赖GPU或ASIC加速的云服务、AI应用及边缘推理类出海企业，将更深度绑定台积电CoWoS-L产能，面临先进封装产能紧张带来的交付周期延长与成本上升压力。同时，EMIB等替代方案的演进可能在未来提供差异化封装选项，但短期内技术成熟度与良率仍制约其规模化替代。出海企业在自研AI芯片规划中，需提前评估封装路线兼容性、代工厂产能分配及长期技术锁定风险。